(54) MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE

(11) 59-208756 (A)

(43) 27.11.1984 (19) JP


(21) Appl. No. 58-83188 (22) 12.5.1983 (71) SONY K.K. (72) KATSUHIKO AKIYAMA(2)


(51) Int. Cl3. H01L23/12,H01L21/56,H01L23/48

PURPOSE: To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the substrate is selectively

removed by etching.

CONSTITUTION: Au plating 12 of 1 µm thickness, Ni plating 13 of 1 µm thickness and Au plating 14 of 3 µm are laminated on an Fe substrate 11 of 35 µm thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, 11i. The transfer-molding with epoxy resin 20 is carried out so as to make thickness t=1mm. The Fe substrate is removed by etching with FeC!, solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by an easy and simple method.





(54) RESIN-SEALED TYPE SEMICONDUCTOR DEVICE

(11) 59-208757 (A)

(43) 27.11.1984 (19) JP


(21) Appl. No. 58-82549

(22) 13.5.1983

(71) TOSHIBA K.K. (72) ISAO BABA (51) Int. Cl3. H01L23/28,H01L21/58

PURPOSE: To enlarge the contact area between a bed and resin and improve adhesiveness by a method wherein a recessed part is formed on the surface of the bed on which a semiconductor chip is to be mounted and the chip is sunk into the recessed part and electrode terminals provided to the chip are connected to innerleads facing the chip with fine wires and then the whole assembly is enclosed with the resin.

CONSTITUTION: A recessed part 12 is formed by a method such as photoetching on the surface of a bed 11 which composes a resin-sealed type semiconductor device and a semiconductor chip 13 is mounted in the concave part 12. Electrode terminals provided to the chip 13 are connected to innerleads of leads 14 facing the chip 13 with wires 15. Then the chip 13, the wires 15 and the innerleads are enclosed with resin 16. With this constitution, the adhesiveness of the resin 16 is improved and, if the containing recessed parts are also provided to the innerleads, the adhesiveness is further increased. Therefore, the generation of cracking caused by the temperature change is reduced and the deformation thereof is



(54) SEMICONDUCTOR ELEMENT FOR COMPLEX SEMICONDUCTOR DEVICE

(11) 59-208758 (A)

(43) 27.11.1984 (19) JP

(21) Appl. No. 58-83344


(22) 12.5.1983

(71) FUJI DENKI SEIZO K.K. (72) KAZUHISA WADA

(51) Int. Cl². H01L23/28,H01L23/04,H01L25/04

PURPOSE: To obtain the titled element free of chip damage and deterioration of characteristics by a method wherein, when glass passivation is applied to the bevel-shaped side surfaces of a thyristor chip and the glass parts are protected by polyimide resin, outside ends of electrode plates, fixed to the front and the back surfaces of the chip, are extended outward and the glass parts are positioned inside the extended parts and these extended parts are filled with the resin.

CONSTITUTION: The side surfaces of a thyristor chip 1 are bevel-shaped and glass passivation 7 is applied to these bevel-shaped side surfaces. Electrode plates 23 and 24, made of Mo. W or the like, are attached to the front and the back surfaces of the chip 1. An aperture is drilled in one of the electrode plates 23 and a lead wire 6 is connected to the exposed surface of the chip 1. In this composition, the parts of the electrode plates 23 and 24, attached to the chip 1, are protruded and the electrode ends of both sides of them are extended. Then the spaces surrounded by the extended parts are filled with polyimide resin 30 to cover the passivation parts 7 completely.



09 日本国特許庁 (JP)

卯特許出願公開

⑩公開特許公報(A)

昭59—208756

லிInt. Cl.³

識別記号

庁内整理番号

羽公開 昭和59年(1984)11月27日

H 01 L 23/12 21/56

23/48

7357-5F 7738-5F 7357-5F

発明の数 審査請求 未請求

(全 5 頁)

❸半導体装置のパツケージの製造方法

创特

顧 昭58-83188

20出

昭58(1983)5月12日

⑫発 明 者 秋山克彦

東京都品川区北品川6丁目7番 35号ソニー株式会社内

⑰発 明 者 小野鉄堆

東京都品川区北品川6丁目7番

35号ソニー株式会社内

份発 明 者 梶山雄次

東京都品川区北品川6丁目7番 35号ソニー株式会社内

人 ソニー株式会社 他出 顯

東京都品川区北品川6丁目7番

35号

①代 理 人 弁理士 土屋勝

外2名

発明の名称

半導体装置のパッケージの製造方法

2. 特許請求の範囲

逃択エッチング可能な材料から成る基板上に半 河体装置を収置し、接続用ワイヤを上記半導体装 催に接続すると共にての接続用ワイヤの外部運気 部を上記器板の外部電医接続部位に接続し、次い で上記器板上において上記半導体装置及び上記後 **税用ワイヤを一体に樹脂モールドし、しかる技上** 記器板をエッチング除去することを特徴とする半 の体装置のパッケージの製造方法。

発明の辞職な説明

産業上の利用分野

本発明は、半導体模型のパッケージの製造方法 に関する。

作な技術とその問題点

従来 、ブリント店板上の実装密度の高いパッケ ージとして、ナップキャリアタイプのバッケージ が知られてい る。このパンケージはリードレス

タイプのパッケージで、パッケージの英面に引き 出されているハンダ付け可能な電極をプリント基 板の将体パタンに直接ハンダ付けして接続すると とにより実装を行うものである。

とのチップキャリアタイプパッケージには、モ ラミックタイプとブラスチックタイプとがある。 セラミンクタイプはパンケージ自体が高価である ばかりでなく、ブリント芸板に直接ハンダ付けす ると、温度サイクル時にセラミッグと上記ハンダ 及び上記事体との間の熱能張係数の差によつて接 **段部にはがれやクラックが生じる恐れがあるとい** う欠点を有している。一方、ブラスチックタイプ はパッケージが安価であるという利点を有してい るが、熱放散性が悪く、また形状がパッケージの 製造の自動化に通していないという欠点を有して

このような従来のプラスチックタイプのチップ キャリアタイプパッケージの構造を第1凶に示す。 このパッケージ(1)は、卵苗製の電医(2)が予め形成 されているブリント基板(3)上に半導体装置を構成

するチップ(4)を軟價し、ワイヤボンデイング法により上記チップ(4)と上記電極(2)の一端とを Auの細線から成るワイヤ(5)で接続した後、上方より液状のエポキン関脳を腐下させて硬化成形することによつて作る。

てのパッケージ(1)において、ナップ(4)は樹脂層(6)とブリント 基板(3)とによつて囲まれている。これらの樹脂層(6)及びブリント 基板(3)の 熱抵抗は 発に大きいので、その動作時においてチップ(4)で発生する 然をパッケージ(1)の外部に効果的に 放散を さとができない。 即ち、このパッケージ(1)は 記している。 また上 樹脂を では、 しかも 高速で 消下することが 壁 しい も 高速で 消 パッケージの 製造の は の に 必していないという 欠点を有している。

一方、上述のチップキャリアタイプパッケージ とは異なるパッケージにテープキャリアタイプパ ッケージがある。このタイプのパッケージは従来 のチップキャリアタイプパッケージよりもさらに

ることができる。なお上記外部電極部は上記接続 用ワイヤ自体が採ねていてもよいし、上記接続用 ワイマとは別に設けられかつ上記接続用ワイヤが 接続されているものでもよい。

尖扇角

以下本希明に係る半導体装置のパッケージの製造方法の運用例につき図面を参照しながら説明する。

第2 A 図~第2 D 図は本発明の第1 実施例による半点体表型のパッケージの製造方法を説明するための工程図である。以下第2 A 園から工程順に 2門する。

まず第2 A 物において、図さる5 (μ)のFe
図の 最長的の上に、図さ1 (μ)の Au 層02、 母さ
1 (μ)の Ni 圏00 及び厚さる (μ)の Au 層00 を順
次ノッキして、単導体提供を構成するチップ 19の 級問題的及び外部電優部 3008のそれぞれを上記場 表別の所定のチップ 数度部位 (11g) 及び外部電低 最後部位 (11h) (11i) のそれぞれに設ける。第2 A 関に示す工程轉了後の上配着板 900 の平面図を第 小形化できるという利点を有するが、ナップが関 脂層によつて完全に覆われているため 熱放散性が 良好でないこと、テーブを用いているために特殊な装健が必要である等の欠点を有している。 公明の目的

本発明は、上述の問題にかんがみ、熱放散性が 食好でかつ信頼性の高い半導体装置のパッケージ の製造方法を提供することを目的とする。 発明の概要

次に引って図において、Fe のみを選択的にエッチングするが樹脂モールド階の及び Au Mill はエッチングしないエッチング液、例えば塩化第二鉄(FeCl,) 溶液を用いて、密坂印の奨励(11a) 側からスプレーエッチングすることにより、上記 活板印を除去して、第2 D図に示すリードレスタープのバッケージ印を完成させる。上記エッチングによつて臨出された Au Mill の下面のうち外部

and the second second

電医部の108の Au 周03の下面が外部電極面(12b) (12c)となり、またナンブ収置部03の Au 層03の 下面 が熱放敗面(12a)となる。

上述のようにして完成されたパッケージ QUをブリント 基板上に実装する場合には、第 2 D 図に示す上記外形域低面 (12b) (12c) をブリント基板上の時体パメンに直接ハンダ付けして接続すればよい。

上述の部1 実施例の熱放散面 (12a) は、その動作時においてチップ (5) から発生する熱の放散面となっている。金属の熱伝導度は非常に高いので、チップ (5) から発生する熱は金属製のチップ 戦闘部(12a) から放散されることによって効果的に除去される。しかし、より効果的にチップ (5) の発生熱を除去するためには、広い表面 役を有する放熱フィンの一部を上記熱放放面 (12a) に押し当てて空冷により 然を放散させるのが好ましい。

上述の第1 実施例のパッケージ QD は第2 A 図~ 第2 D 図に示すような簡単な工程によつて作るこ

完成させることができる。このように上記のエッチングによつてチップ報 世部10 及び外部電優部印刷の下部に上記アンダーカット部 (11a) ~ (11f) が形成されるので、これらの部分に樹脂が回り込んで突出部 (20a) ~ (20f) によつて上記チンス ではいる (20a) ~ (20f) によつて上記チンス では 20m の で、上記チンプ 報燈部 印刷が下方が保 ひ上記外部 電色 で、上記チンプ 報燈部 印刷が で、 という 後出する ことができるという 利点 の で、これらのチップ 報燈 部 印及び外部 電 電 部 の で で 、これらのチップ 報燈 部 印及び 外 部 電 電 部 の で で 、これらのチップ 報燈 部 印及び 外 部 電 電 部 の 100 で 、 これらのチップ 報燈 部 印及び 外 部 電 電 部 の 100 で 、 これらのチップ 報燈 部 印及び 外 部 電 電 部 の 100 で 、 これらのチップ 報燈 部 印及び 外 部 電 電 部 の 100 で 、 これらのチップ 報燈 部 印 及び 外 部 電 電 部 の 100 で 、 これらのチップ 報覧 部 の 100 を 100 で 、 これらのチップ 報覧 部 の 100 を 100 で 、 これらのチップ 報覧 部 の 100 を 10

出 5 A 図~単 5 C 図は本発明の都 2 実施例による 生み体表質の パッケージの 製造方法を説明するための工程図である。以下部 5 A 図から工程単に記明する。

ますポラA凶にむいて、厚さる5(μ)の Cu

とかできるばかりでなく、全ての製造工程に従来から用いられている装置を用いることができるので、テープキャリアタイブのパッケーツにおいて必要な既述の特殊な後置が不受である。従つつなの特殊な後置が不受である。従つつ安価な方法によりパッケージ協例ではよりできるという活法というではは、モールドの根域化、量産化が容易ではないなく、モールドの根域化、量産できるという利点を有している。

なお上述の第1 実施例において、第2 A 図に示す場合と同様にチップ戦度部の及び外部電極部の 08 を設けた後に、蓋板のの上面を既述の FeCl。 格 液を用いて値かにエッチングすることにより、第4 A 図に示すようにチップ戦度部の及び外部電極部の 8の下部の 基板のに アンダーカット部 (11a) ~ (11f) を形成し、 次に第2 B 図~第2 D 図と同様な方法によつて第4 B 図に示すパッケージのを

料の光板川の上面に公知のフォトレジストを流布 した後に所足のパターンニングを行う。 次いで Cu のみを選択的にエッチングするエッチング液、例 えば既述のFeCl、洛液を用いて上記菸板UIの表面 を償かにエッチングすることによつて、上記基板 統部位(11h)(11i)をそれぞれ形成する。上記フ オトレジストを徐去した後に第5B凶において、 第1 実施例と同様に、上記チップ歌聞部位 (11g) にハンダ層四を介してチップ(15)を執政した後、ワ イヤポンデイング法によつてこのチップ殴と上記 外部 征 護 接 號 部 位 (11h) (11i) と を それ ぞれ Ag の 御根から成るワイヤU9で接続する。なお本火船例 においては、後述の理由により、第1次短例で用 いたワイヤよりも径の大きいワイキを用いた。久 に第1実統例と同様に削縮モールド階ので上記為 松川上に形成する。次に上記居坂田を引1次路街 と同級な方法でエッチング旅去してバッケージ20 を完成させる。上記エッチングによりは出された ワイヤ四の海部が外部佐岳問anusとなり、またハ

特周昭59-208756(4)

ング州四の下面が熱放散面(23m)となる。

上述のようにして完成されたパッケージ以をブリントが収上に実践する場合には、第1 実施例と同様に、第5 C 図に示す上記外部収穫部間のでプリントが収上の事体パメンに直接ハンダ付けして接続すればよい。このことから明らかなように、本実施例においてはワイヤロの講部をそのまま外部低低部の助として用いるために、ワイヤロの延を洗述のように大きくするのが好ましい。なお熱放放面(23a)の機能は第1 実施例と同様である。

指を用いることも可能である。この場合には既述 のエッチング成としては、ヒドラジンとエチレン。 ジアミンとの出合液を用いればよい。

意明の効果

本意明に係る半導体装置のパッケージの製造方 気によれば、その動作時において半導体装置から 発生する熱の放放性が良好でありかつ僧和性が高 い小形のパッケージを、優めて簡優かつ安価な方。 点によつて自動的に製造することができる。

4. 図面の簡単な説明

の1 図は従来のブラスチックタイプのチップキャリアタイプバッケージの構造を示す断面図、第2 A 図〜第2 D 図は本発明の第1 契続例による半時体度銀のバッケージの製造方法を設明するための工程図、第3 図は上記第2 A 図及び選4 B 図は上記第1 2 A 図及び選4 B 図は上記第2 A 図 ~ 第2 D 図と回ばな図、第5 A 図~第5 C 図は本発明の第2 異類例による半導体装置のバッケージの製造方法を説明するための工程図である。

を用いることにより、Au 等の貴金属を用いる 必要がなくなるという利点がある。

上述の第1実施例及び第2実施例においては、 1個のチップをチップ報酬部に報酬してこれを問 脂モールドする場合につき述べたが、拡上に多数のチップ戦機部を設け、それぞれのチップを 間に同一のチップを報酬して、これらのチップを 一体に付照モールドした後に切断分離することにより、それぞれ1個のチップを有できるのパッケージを多数個同時に作ることもできる。またほ 他のチップと、 を基板上に裁職した後にこれらを一体に付脂を一ルドすれば、種々の根能を有するの外機度の高い ることができると共に、回路来子の外機度の高い パッケージを作ることができるという利点がある。

上述の第1 契約例の基板の材料は選択エンチングが可能であれば Cu 等の他の金属であつてもよく、また第2 実施例の基板の材料も Fe 等の他の金属であつてもよい。第1 実施例においてはさらに金属以外の材料、例えばポリイミドアミド系例

なお図面に用いた符号において、

11/21/20/20/10 パッケージ

(4)13 …… チップ

(5)19 ワイヤ

01) 基板

(11h)(11i) ···· 外部電腦接続部位


6018 ----- 外部電程部


CU …… 樹脂モールド座


である。


代理人 土 冠 数

第2D図









17 19 16 15 20 21 17 19 16 15 20 19 18 12 12 8 12 12 a 12 12 c

